PATENT ABSTRACTS OF JAPAN

(11) Publication number.

04125960 A

(43) Date of publication of application: 27.04.92

(51) Int. CI

H01L 27/06 H01L 27/04

(21) Application number: 02248232

(71) Applicant:

NEC CORP

(22) Date of filing: 18,09,90

(72) Inventor:

KUME TORU


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To make the erroneous operation due to external noise to be hardly operated while cutting down the power consumption required for the maintenance of the normal state by a method wherein, during the normal operation time, the relative potentials similar to those of conventional semiconductor device are maintained while during the emergency operation time, the threshold value voltages of respective transistors are raised higher than those in the normal operation time by setting up the potentials of respective power supply lines.

CONSTITUTION: During the normal operation time, the substrate potential of a P-channel MOS transistor 5 and the potential of a high potential power supply VDD are equalized while the substrate potential of an N-channel MOS transistor and the potential of low potential power supply are equalized. On the other hand, during the emergency operation time, the substrate potential of the P- channel MOS transistor 5, the potential of high potential power supply VDD, the potential of low potential power supply, the substrate potential of the N- channel MOS transistor 6 are made to be set up in this order. Through these procedures, the threshold values can be enhanced thereby enabling the power consumption to be cut down.

COPYRIGHT: (C)1992,JPO&Japio



I TIIN PAGE BLANK (USPTO)

Concise explanation of the relevance with respect to

Japanese Laid-Open Patent Application No. 125960/1992

A. Relevance to the Above-identified Document

The following is an English translation of passages related to the present invention.

B. Translation of the Relevant Passages of the Document

[MEANS TO SOLVE THE PROBLEM]

A digital semiconductor device of the present invention is arranged in such a manner that a substrate potential of a P-channel MOS transistor, a substrate potential of an N-channel MOS transistor, a potential of a high potential source VDD, and a potential of a low potential source are separately supplied, and includes means for making the substrate potential of the P-channel MOS transistor and the potential of the high potential source VDD equal, and the substrate potential of the N-channel MOS transistor and the potential of the low potential source equal during a normal operation, and for making a decreasing order of largeness as: the substrate potential of the P-channel MOS transistor, the potential of the high potential source VDD, the potential of the low potential source, and the substrate potential of the

N-channel MOS transistor during a non-operation period.

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平4-125960

®Int, Cl. 5

驗別記号

庁内整理番号

❸公開 平成4年(1992)4月27日

27/06 27/04 H 01 L

7514-4M D 7735-4M

H 01 L 27/06

3 3 1

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称 半導体装置

> 2)特 頭 平2-248232

願 平2(1990)9月18日 @出

@発 明 米 老

東京都港区芝5丁目7番1号 日本電気株式会社内

日本電気株式会社 勿出 願 人

東京都港区芝5丁目7番1号

倒代 弁理士 内原

1. 発明の名称 半導体装置

2. 特許請求の範囲

PチャンネルMOSトランジスタとNチャンネ ルMOSトランジスタとを使用して半導体基板上 に形成された論理回路と、前記PチャンネルMO Sトランジスタの基板電位と前記NチャンネルM OSトランジスタの基板電位と高電位電源(VD D)の電位と低電位電源(GND)の電位とをそ れぞれ供給する手段と、通常動作時には、前記P ミューニューテャンネルMOSトランジスタの基板電位と前記 * 高電位電源の電位とを等しくするとともに前記N**** チャンネルMOSトランジスタの基板電位と前記 低電位電源の電位とを等しくし、且つ前記論理回 路の電気的回路状態を保存する非動作時には前記 PチャンネルMOSトランジスタの基板電位。前 記高電位電源の電位、前記低電位電源の電位、前

記NチャンネルMOSトランジスタの基板電位の 順に高い電位から低い電位となるようにする手段 とを有することを特徴とする半週体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はCMOSディジタル半導体装置に関し、 特に電源および基板電位の印加構造に関する。

[従来の技術]

従来のCMOSディジタル半導体装置は、第3 図に示すようにPチャンネルMOSトランジスタ 23の基板電位を高電位電源ライン21の電位 (VDD) と等しくし、且つNチャンネルMOS トランジスタ24の基板電位を低電位電源ライン 22の電位 (GND) と等しくするためにこれら を常時接続した構造をしている。MOSトランジ スタは、ソース電極と基板の電位との電位差で関 値電圧VTが決まるバックパイアス特性を持って いるため、この従来のCMOSディジタル半導体 装置の構造では、スタンパイ状態時等の回路動作

特別平4-125960(2)

をせずに動作状態を単に維持しようとする場合も、 各MOSトランジスタの関値電圧VTは動作時と 同じ値であった。

[発明が解決しようとする課題]

このように、従来のディジタル半導体装置は、 バッテリーバックアップ等によるスタンバイ 状態 時等の回路的には非動作状態であるが単に動作状 態を維持してその期間電気的回路状態を保存しよ うとする場合もMOSトランジスタの閾値電圧 VTが回路的に動作状態時と同じ値であるため、 外部からのノイズによって内部回路の電気的状態 が変化しやすく、維持しようとする電気的回路状 酸の状態破壊を起こし易い構造となっていた。こ れは、動作時の電源電圧より小さいバックアップ 電圧を使用する場合には特に問題になっていた。 また動作時の閾値電圧VTより小さいゲート電位 (VG) でのドレイン電流 (ID) は、MOSトラン ジスタの関値電圧VTとドレイン電圧 (VD) と関 値電圧VTとの差によってその値が決まるため、 状態保存時には電源電圧を低くして電流消費を少

くしているが、状態保存時のドレイン電圧VDを 低くしても閾値電圧VTが大きくならないとドレ イン電流IDを小さくできず、状態保存時の消費 電流を小さくできなかった。これは、特に1装置 内に多くのMOSトランジスタを集積している場 合で、保存電源として電池等の有限の電力量を持 つ装置を使用している場合に保存期間が短くなる 等の問題を起こす。

(課題を解決するための手段)

本発明のディジタル半導体装置は、Pチャンネ ルMOSトランジスタの基板電位、Nチャンネル MOSトランジスタの基板電位、高電位電源VDD の電位及び低電位電源の電位をそれぞれ独立に供 給できる構造を持ち、通常動作時には、アチャン ネルMOSトランジスタの基板電位と高電位電源 VDDの雪位とを等しくするとともにNチャンネ ルMOSトランジスタの基板電位と低電位電源の 電位とを等しくし、且つ非動作時にはPチャンネ ルMOSトランジスタの差板電位、高電位電源 VDDの電位、低電位電源の電位、Nチャンネル

MOSトランジスタの基板電位の顔に高電位から 低電位となるようにする手段を有している。

[実施例]

次に本発明について図面を参照して説明する。 第1図は、本発明の一実施例のトランジスタレ ベルの等価回路図である。半導体装置の一部分と してここでは、インパータ回路を例として上げて いる。lはPチャンネルMOSトランジスタの基 板電位を供給する電源ライン、2は半導体装置の 高電位電源(VDD)ライン、3は半導体装置の - 低電位電源(GND等)ライン、4はNチャンネ ルMOSトランジスタの基板電位を供給する電源 シング・マー・ライン、5はPチャンネルMOSトランジスタ、

- - - PチャンネルMOSトランジスタ 5の基板端子 で、 for the は、PチャンネルMOSトランジスタの基板電位 を供給する電源ライン1に接続し、Pチャンネル プロサンディッ MOSトランジスタ5のソース端子は、半導体装 。 世の高電位電源ライン2に接続している。Nチャ むこむっこう。 ンネルMOSトランジスタ6の基板端子は、N

チャンネルMOSトランジスタの基板電位を供給 する電源ライン4に接続し、NチャンネルMOS トランジスタ6のソース端子は、半導体装置の低 電位電源ライン3に接続している。これにより、 この半導体装置は、各電源の電位を独立に設定で きる構造となっている。

第2図は、本発明の一実施例全体のブロック図 である。10は第1因にその一部を示した半導体 装置、11はオペアンプ、12はオペアンプ、13は 非動作時に半導体装置10の電気的回路状態を保 存するためのバックアップバッテリー、14は主 電源機子、15は主グランド端子である。主電源 端子14、主グランド端子15およびパックアッ $\sqrt{\gamma+g} \sum_{i=1}^n f_i \mathbf{k} \mathbf{N} \mathcal{F} * \mathbf{V}$ ネルMOSトランジスタである。 $-\gamma_{i+1} \gamma_i \mathbf{V} \mathbf{V} * \mathbf{F} \mathbf{y} = 1$ 3の各端子と半導体装置10の各 電源5インVSP, VDD, GND, VSNとの 間には逆流防止用のダイオードが接続されている。

> 通常動作時には主電原端子14と主グランド端 子15に外部から電力を供給する。半導体装置 10のVDD端子には主電原端子 14からダイ オードを通して電位が与えられる。そのとき半導

MSLII

-386 -

持開平4~125960(3)

体装置10のVSP端子にはオペアンプ11をポルテージホロアとして使用してVDD端子と同じ電位が与えられる。半導体装置10のGND端子には主グランド端子15からダイオードを通して電位が与えられる。そのとき半導体装置10のVSN端子にはオペアンプ12をポルテージホロアとして使用してGND端子と同じ電位が与えられる。

パッテリーバックアップ時には、主電源端子
14は解放するかまたは主グランド端子15と等
電位になる。この時は、バックアップバッテリー
13から半導体装置10の各電源端子に電位が供給される。バックアップバッテリー13からは4 種類の異なる電位が供給できるようになっており、高い方からVSP端子、VDD端子、GND端子、VDD端子、GND端子、VSN端子の順に高い電位から低い電位となる様に設定されている。このバッテリーバックフップ時にはPチャンネルMOSトランジスタの基板電位(VSP端子の電位)が高電位電源ライン(VDD端子)の電位より高くなるので、P

4. 図面の簡単な説明

第1回は本発明の一実施例の一部分をトランジスタレベルで表わした等価回路図、第2回は本発明の一実施例の全体を表わすブロック図、第3回は従来例の一部分をトランジスタレベルで表わし

サキンネルMOSトランジスタの閾値電圧は通常動作時より大きくなる。同様に、NチャンネルMOSトランジスタの基板電位(VSN端のの立動で電位で、NチャンネルMOSトランジスタの基板電位で、NチャンネルMOSトランジスタの値で、NチャンネルMOSトランジスタの観信電圧は通常動作時より大きくなる。これでは通常が関係がある。では、サーク電流に使用すると考えられる消費電流を対し、関値電圧との差別では、またのはできると関値では、関値では、対し、関値ではあることによって消費である。関値電圧を高くすることによって消費である。

[発明の効果]


以上説明したように本発明は、PチャンネルMOSトランジスタの基板電位、NチャンネルMOSトランジスタの基板電位、VDD電位及びGND電位をそれぞれ独立に供給できる構造を持ち、通常動作時には、PチャンネルMOSトランジスタの基板電位と高電位電源VDDラインの電位及


た等価回路図である。

1 …… PチャンネルMOSトランジスタの基板 電源ライン、2 …… 半導体装置の高電位電源ライン、3 …… 半導体装置の低電位電源ライン、4 …… NチャンネルMOSトランジスタの基板電源ライン、5 …… PチャンネルMOSトランジスタ、6 …… NチャンネルMOSトランジスタ、10 …… 半導体装置、11,12 …… オペアンプ、13 …… バックアップバッテリー、14 …… 主電 原爆子、15 ……主グランド端子。

代理人 弁理士 内 原 音

特開平4-125960(4)





A COLLEGE CONTRACTOR STATE